DesignCon 2018 の注目論文

ニュース

ホームページホームページ / ニュース / DesignCon 2018 の注目論文

Oct 17, 2023

DesignCon 2018 の注目論文

Design News Staff | 27 febbraio 2018 Se ti sei perso il DesignCon, ti sei perso molto.

デザインニューススタッフ | 2018年2月27日

DesignCon を見逃したということは、多くのことを逃したことになります。 以下では、DesignCon 2018 で、テストと測定、パワー インテグリティ、およびシグナル インテグリティの分野のエンジニアリング専門家によって発表された 80 以上の技術論文のうちのほんの一部をサンプルとしてご覧いただけます。

クリックして、相互接続システム、アイ ダイアグラム、高速シリアル データ信号、DC-DC コンバータ、DDR5 などに関する知識を獲得してください。

1 月 29 日から 31 日まで開催される DesignCon 2019 に向けて、今すぐカレンダーに印を付けてください。

IBIS-AMI テクニックを DDR5 分析に適用するDDR5 メモリは、3200 MT/s ~ 6400 MT/s の速度で動作する予定です。 これらの速度は、シリアル チャネル アプリケーションで信頼性の高い信号伝送を確保するために Tx/Rx イコライゼーションが使用される範囲に十分入っています。 DDR5 は、最終的な DDR5 仕様が公開されるときに、同じ技術 (FIR、CTLE、DFE) を利用して信号品質を向上させることが期待されています。

DDR5 信号速度は従来の SerDes 速度に達していますが、DDR とシリアル チャネル アプリケーションには次のような大きな違いがあります。ネットワーク トポロジ (DIMM の有無) • 短い送信バーストとそれに続くネットワーク I/O の再構成 • 双方向シグナリング

最初は、SerDes イコライゼーション技術と AMI モデルの適用は、DDR5 信号品質を向上させるための明白なアプローチのように思えます。 詳しく調べると、DDR5 トポロジによって生じる設計上の問題は、SerDes イコライゼーション技術が当初克服するために設計された信号伝達の課題とはまったく異なることがわかります。 ただし、AMI モデルと AMI シミュレーション技術を慎重に適用すると、DDR5 信号品質のどの問題が重要であり、それらを克服するにはどのような技術を使用するのが最適であるかを明らかにできます。

このペーパーでは、さまざまな速度で動作する DDR5 データ ネットで信頼性の高いデータ伝送を実現するという課題について考察します。 AMI スタイルの分析を使用して、どのデータ転送が高速パフォーマンスの制限要因であるかを特定する方法と、それらに対処するためにどのようなイコライゼーション/モデリング技術を使用できるかを説明します。

エラストマーベースの相互接続は導波管構造を使用し、物理層の病理を最小限に抑えてテラビット ネットワークを実現します この論文では、著者らは、ネットワークとデータ センターのインターネット インフラストラクチャ用の新しい相互接続システムを紹介します。 この相互接続は、コネクタを排除できる技術を使用して従来の方法で製造されたプリント基板に直接接続された Twinax ケーブルを含む完全差動システムで構成されています。 このトポロジにより、伝送システム全体内の損失とインピーダンスの不整合を大幅に減らすことができます。 相互接続構造は、基板に直接挿入されたインターポーザで構成されます。 インターポーザーには、H ピンと導電性エラストマーという 2 つの異なるトポロジーがあります。 どちらの構成でも、高速システムを設計する際に高度な柔軟性が可能になります。 このような柔軟性により、さまざまな PCB 材料を使用してコスト/パフォーマンス比を最適化することができます。

アイ「マスク」コンプライアンス、BER および BER コンター間のギャップ ここ数十年にわたり、アイ ダイアグラムの処理にはさまざまな方法論が存在しました。 これらは共存し、ある意味では衝突します。 その一例が「マスクコンプライアンス」です。 1950 年代から 1980 年代初頭まで、マスク テストは、アナログ オシロスコープのレティクル上に描かれたグリース ペンシルの形状と、オシロスコープのトレースが形状の内側または外側に留まっているかを確認するための指示で構成されていました。

デジタル オシロスコープの出現により、この種のテストをより正確に行う方法が登場しました。 グリースペンシルは捨ててしまいました。 マスクをより正確に指定して描画しました。 マスク違反の検出と記録の問題はより客観的になりました。

20 ~ 25 年前に遡ると、ビット誤り率 (BER) の概念と、デジタル化された波形とアイ ダイアグラムの統計分析に基づいた一定の BER の等高線が得られました。 マスクテストは今も行われています…しかし、その意味を正確に知っている人はほとんどいないようです。 彼らが賢明であるように見えるというだけです。 ここでは、アイ ダイアグラム マスク テスト、BER コンター、BER、およびそれらの関係の意味を調べます。

シリアル データ信号の特性評価を改善するための TDECQ および SNDR の改善、およびマスク テストから TDEC、SNDR、TDECQ 測定へのパス高速シリアル データ信号のテストは、マスク テストから TDEC、トランスミッタおよび分散アイ クロージャまで発展してきました。 シグナリングが PAM4 に移行すると、測定は 2 つの方向に進みます。PAM4 の SNDR – 信号対ノイズ比と歪み比。ノイズとその他の補償不可能な機能を 1 つの性能指数に合計する送信機テスト ツールです。 TDECQ、送信機および分散アイ閉鎖ペナルティの 4 進数。 私たちはこれらの開発を要約し、オリジナルの研究で、近い将来に向けた SNDR と TDECQ の改善を示します。

DC-DC コンバータの電流および電流分担の測定パワーコンバータ、特にスイッチング DC-DC コンバータの電流の測定は非常に重要な作業です。 この文書では、カバーする必要がある時定数の実用的な範囲を確立し、選択されたいくつかの時定数値に対する DSP ベースの補正の有効性を示します。 RC 素子のコンデンサの両端の電圧が「静かな」出力電圧に乗っているとしても、さまざまな理由から、測定回路のコモンモード電圧範囲とコモンモード除去が依然として非常に重要であることが示され、説明されます。 この文書では、インピーダンス測定ソリューションのノイズフロア、ダイナミックレンジ、信頼水準、測定速度を分析します。

次世代データセンターの入出力 (I/O) 接続を実装する際のシステム課題の検討ネットワーク業界が次世代の需要をサポートするためにより高いデータ レートの開発に移行するにつれて、より高い入出力 (I/O) ポートをサポートするという需要も同時に発生しています。密度、I/O モジュールの消費電力の向上、信号の完全性の向上、ケーブル到達距離と満足のいく電磁干渉 (EMI) 性能の維持。 このペーパーでは、マイクロ クアッド スモール フォーム ファクター プラガブル (microQSFP)、クアッド スモール フォーム ファクター プラガブル ダブルデンシティ (QSFP-DD)、およびオクタル スモール フォームを含む 3 つの最先端のポート タイプの比較の違いについて説明します。 -ファクター プラガブル (OSFP)。 これらの新しい I/O ポートは、相反するパフォーマンス要求にさまざまな方法で対応しており、シミュレーションと測定方法を組み合わせてパフォーマンスの比較が示されます。 次世代市場のニーズを満たすさまざまなポート タイプの相対的な能力を強調した概要が提供されます。

改良された Salz SNR 手法に基づく 112G 電気システムのパフォーマンス調査シリコンやハードウェア コンポーネントが利用できない 112G のシステム設計の初期段階では、改良された Salz SNR 分析モデルが導出され、システム マージンを評価する手法が導入されます。 従来の ICR ベースの Salz 法とは異なり、支配的であると認識され、NRZ システムよりも PAM4 ではるかに高く重み付けされる主要なノイズ項が含まれています。 「最適な」変調方式の最大許容挿入損失やクロストークなどの性能の「上限」が 6 つのバックプレーン リンク アーキテクチャに基づいて分析され、「上限」を満たす可能性が高いものがマージン解析用のフル チャネル モデリングに基づいて選択されます。

高性能グラフィックス メモリのシングルエンド I/O による 16Gb/s 以上 GDDR5 は、グラフィック カード、ゲーム コンソール、高性能コンピューティング システムなど、高いシステム帯域幅を必要とするアプリケーション向けの主要な DRAM インターフェイスとして登場しました。 ただし、新しいアプリケーションの要件により、さらに高いメモリ帯域幅が求められます。 この論文では、他の高帯域幅メモリ ソリューションと比較して、リスクが低く、コスト効率の高いソリューションとしての GDDR6 の開発について説明しています。 さらに、確立された GDDR5 エコシステムとの互換性を維持しながら、GDDR5 に比べてピンあたりの帯域幅が 2 倍増加する GDDR6 についても紹介します。 回路とチャネルのパフォーマンス スケーリングについて説明し、測定を通じて検証し、GDDR6 を 16Gb/s にスケーリングする可能性を実証します。

テキスト形式の詳細